Shts!

前回の記事 では、回路とメカを作ったものの上手く動かなかった話を書きました。今回はその続きで、再設計を行った話です。 再々設計 再設計後のアームを前方から見た図 まずは強度不足の箇所があったので修正しました。 曲がってしまった下側のアームについては肉厚を3倍に増やしました。合わせ...

前回の投稿から1年以上放置していた中の人です。定期更新ができないのは中の人の性格()なのでご承知おきください。以前 トイラジコンを作る記事 を出していたのですが、その続きを書いていなかったので書いておこうかと思います(2020/4ごろの記事なので、4年以上も前ですね)。 ...

前回のSim実行編 にて、NNCaseのSimが動くところまで確認しました。今回はその続きで、実機で動かす話になります 1.テスト環境 今回の環境(ホスト)は以下の通りです RPi4 4GB(Raspbian 11:bullseye) Docker(23.0.5, bui...

社会人2年目になり業務量が増えてきた中の人です。今回は 以前やっていたが公開していなかった NNCaseのv1.x系(kmodel v5)を試す話になります。 2023/5/20追記： サンプルコードを公開 1.NNCase v1.xの特徴 以前のバージョンと比...

https://www.veripool.org/verilator/ より引用 Verilog初心者の中の人です。今回はVerilogシミュレーションツールであるVerilatorをお試ししてみました。またこのツールの売りであるSim実行速度を簡易的に計測したので、併せて紹介し...

手が滑って買ったオシロ 5月以来の更新になった中の人です。社会人になり休日のありがたみを実感しているこの頃であります。今回はブログに載せていないものも含めて、2022年に作ったものを振り返る話になります。 1.PYNQとVitis HLSで作るFMA演算IP テスト...

 いつの間にかひよっこ社会人になっていた中の人です。研究室とは勝手が違う中、ひたすら研修を進めています。  さて今回は 以前紹介したRust+RPi Picoのお話 の続き?で、Waveshare社製Pico LCD 1.3をRust環境で使う話になります。 0.開発環...

前回までで 、FMA演算IPを作成することができました。今回はおまけ編で、データ型を変えたり並列数を増やしたりしてみます。 1.いろいろなデータ型に対応させる 　せっかくの専用回路だし、いろいろなデータ型に対応させてみましょう。今回は参考例として16bit固定小...

　 前回 と 前々回 で、とりあえ回路情報の入ったbitstreamファイルまで生成できました。今回は実機実装していきます。 　 今回作成した回路はこちらから。 1.実機のコードについて 　今回の回路構成の場合、DMAの関数に64bitの配列を渡す必要があるように見え...

　 前回高位合成用のC++コードを作成しました。 今回はそのコードを使って高位合成を行い、その流れで回路まで作成します。 1.高位合成 　今回はVitis HLSを用いてPYNQ-Z2向けに合成を行います。その際の設定は以下の通り。 ターゲット周波数：200MHz Un...